宿州变压器厂

目前的交换式器和电源设计更精巧、性能也更强大，但其面临的挑战之一，在于不断加速的开关频率使得变压器厂家/设计更加困难。布局正成为区分一个宿州变压器设计好坏的分水岭。本文将就如何在第一次就实现良好布局提出建议。

　　以一个将24V降为3.3V的3A交换式器为例。乍看之下，一个10W器不会太困难，所以设计师通常会忍不住直接进入建构阶段。

　　不过，在采用像美国国家半导体的Webench等设计软件后，我们可观察该构想实际上会遭遇哪些问题。输入上述要求后，Webench会选出该公司‘SimplerSwitcher’系列的LM25576（一款包括3AFET的42V输入组件）。它采用的是带散热垫的TSSOP-20封装。

　　Webench选项包括对byqcj.com/体积或效率的设计******化，这些均为单一选项。即高效率要求低开关频率（降低FET内的开关损耗）。因此需要大容量的电感和电容，因而需更大空间。

　　注意：******效率是84%，且此******效率是当输入-输出间的压差很低时实现的。此例中，输入/输出比率大于7。一般情况，用两个级降低级-级比率，但透过两个器得到的效率不会更好。

　　接着，我们选择最小面积的******开关频率。高开关频率最可能在布局方面产生问题。随后Webench产生包含所有主动和被动组件的电路图。

　　电路设计

　　参考图1的电流通路：把FET在导通状态下流经的通路标记为红色；把FET在关断状态下的回路标记为绿色。我们观察到两种不同情况：两种颜色区域和仅一种颜色的区域。我们必须特别关注后一种情况，因为此时电流在零以及满量程电压间交替变化。这些均为高di/dt区域。

高di/dt的交流电在导线周围产生大量磁场，该磁场是该电路内其它组件甚至同一或邻近上其它电路的主要干扰源。由于假设公共电流路径不是交流电，因此它不是关键路径，di/dt的影响也小得多。另一方面，随着时间变化，这些区域的负载更大。本例中，从二极管阴极到输出以及从输出地到二极管阳极是公共通路。当输出电容充放电时，该电容具有极高的di/dt。连接输出电容的所有线路必须满足两个条件：由于电流大，它们要宽；为最小化di/dt影响，它们必须尽量短。

信息来源：http://